基于该公式，DTMOS可以在其“导通”状态实现低VTH。与此同时，在其“关闭”状态，保持了与没有尺寸缩小的传统MOSFET类似的陡峭亚阈值斜率，这使得反向漏电流减小到最小。在DTMOS的“导通”和“关闭”状态，通过在体效应公式中改变VBS分量来做到这一点。

    一些研究小组已经在用于数字电路的衬底-DTMOS(B-DTMOS)中证实了不同的物理实现方式。在早期的工作中，两个小组通过将CMOS栅和阱连接在一起建立了B-DTMOS逻辑电路。

    这种方法具有高效利用衬底的优势。但是，来自所有研究小组的结果表明VDD被限制到0.6到0.8V范围内。Seizo Kakimoto及其研究团队对这VDD的限制做出了某些改进。他们的工作利用了一种自适应电源电压方法(图2)来产生所需要的电源电压，以便他们的BDTMOS与以前的研究相比获得改进的稳定性，但牺牲了额外的控制电路和更大的芯片面积。

    在1996年IEDM上展示了另一种方法：采用具有栅—浅阱接触(SSS-C)的改良先进绝缘(SITOS)CMOS的超低功耗逻辑电路来实现BDTMOS。通过采用改良的CMOS制程，将寄生的阱电容最小化，并获得更高的工作频率。

    除了在简单的静态CMOS逻辑配置中采用B-DTMOS之外，Elgharbawy以多米诺B-DTMOS(B-DTPMOS)逻辑电路的形式提出了基于DTMOS的其他逻辑方案，其将时钟信号布线到衬底。13在动态电路中将系统时钟连接到所有NMOS晶体管的共同衬底，这改善了类似多米诺电路的开关速度和驱动能力，与传统的亚阈值多米诺方案相比仅略微增加了功耗。此外，B-DTPMOS可以与B-DTNMOS结合，通过略有增加的功耗来获得甚至更快的工作频率以及更高的驱动能力。但是，其与传统的亚阈值多米诺方案相比节省了43.2%的功耗。这些结果表明，所提出的RFID应答器更适合于电池供电的器件，在这里节省功耗是首要关注的问题。

    由于DTMOS技术的低功耗特性，与其有关的大部分早期工作侧重于数字电路。但目前，两个研究小组证实了DTMOS在模拟电路中的应用。一个小组实现了在5pF和10kΩ负载条件下具有35.7MHz单位增益频率与64deg.相位裕度的低电压(1-V)运算放大器(opamp)。

    另一小组制作了采用动态阈值MOS晶体管的稳定带隙参考电路。适合于低电压、低功耗，可以容许中等精度的IC，带隙参考电路工作在低至0.85V的电源电压下，并产生0.65V的参考电压，而仅消耗1μW的功率。采用标准0.35μm CMOS制程生产的该裸片仅有0.063mm2的面积。

    除了数字和模拟应用，来自台湾国立交通大学的研究人员指出DTMOS在RF应用中具有同样的潜力。其实现并研究了采用来自TSMC具有深N阱隔离的标准0.18μm CMOS制程生产的高速DTMOS结构(图3)。所发现该DTMOS结构显示了在其输入端的电阻特性，这是因为连接在一起的衬底栅；正向偏置VBS增强了电流增益，从而改善了频率响应。

    

    在一项试验中，该小组报告说在低漏电流中，DTMOS显示出增强了介质频率(ft)和最大谐振频率(fmax)的性能。例如，他们观察到漏电流为12.5mA时，ft为65GHz而fmax为52GHz。源—衬底电容扩大了带宽，但平坦了功率增益。对DTMOS而言输入三阶截点(IIIP3)性能也比传统的CMOS要好上3.3dB。在低漏电流下更好的线性表明，尽管源—衬底电容所产生的衬底损耗导致DTMOS的输出功率要比传统CMOS低，但DTMOS对RF放 器而言是一项具有吸引力的制程。

    对驱动电路而言，与CMOS相比，DTMOS是强有力的候选电路，在低电流下其具有更佳的跨导到漏源的电流(gm-to-IDS)比，DTMOS显示出低的沟道电阻。由于并行三极管的贡献，DTMOS表现出用于驱动电路的优良潜力。DTMOS的优良特性就是其固有的衬底-源间的二极管可以作为静电放电(ESD)保护，消除了额外所需的ESD电路。